



Radioelektronická měření (MREM)

A/D a D/A převodníky

2. přednáška


Jiří Dřínovský

Ústav radioelektroniky FEKT VUT v Brně

Převod analogové měřené veličiny na číslo se již od počátku 60. let 20. století využívá v číslicových voltmetrech a multimetrech. V těchto přístrojích se většinou číslo získané na výstupu analogově-digitálního (číslcového) převodníku (A/D převodníku) pouze převede do desítkové soustavy, doplní desetinnou čárkou a zobrazí na displeji. V současné měřicí technice se ale stále častěji uplatňuje číslicové zpracování signálů. A/D převodník zde převádí na čísla okamžité hodnoty časově proměnného měřeného napětí vzdálené od sebe o konstantní časový interval a na posloupnost takto získaných hodnot jsou aplikovány některé algoritmy číslicového zpracování signálu, např. číslicová filtrace nebo tzv. rychlá Fourierova transformace. **Digitalizace** tedy spočívá ve **vzorkování v čase, kvantování** a **kódování** (vyjádření jednotlivých kvantovaných hodnot čísla v určitém kódu). Hlavní důsledky digitalizace signálu spojitého v čase jsou vznik periodického frekvenčního spektra signálu a vznik tzv. kvantizačního šumu nebo kvantizační chyby. *Kvantizační chyba* je rozdíl kvantovaného a vstupního (v čase spojitého) signálu.

Úvod

Typickým příkladem moderních měřicích přístrojů využívajících číslicového zpracování signálu jsou signálové a spektrální analyzátory nebo tzv. analyzátory výkonu, tímto způsobem je ale také vypočítávána efektivní hodnoty střídavého napětí u některých modernějších číslicových multimetrů. Tyto přístroje je obecně možno popsat následujícím blokovým schématem.



VUS – blok vstupní úpravy signálu;

VZP – vzorkovač s pamětí;

BZČ – blok číslicového zpracování;

AAF – antialiasingový filtr;

A/DP – analogově-digitální převodník;

ČZJ – číslicová zobrazovací jednotka;

- **VUS** – blok vstupní úpravy signálu (např. frekvenčně kompenzovaný vstupní dělič v kaskádě se zesilovačem), upravuje úroveň vstupního signálu na hodnotu zpracovatelnou dalšími obvody;
- **AAF** – je tzv. *antialiasingový filtr*, tj. analogová dolní propust (propouští na svůj výstup pouze složky měřeného signálu s frekvencemi od nuly do frekvence f_h , která je menší nebo rovna polovině vzorkovací frekvence f_s);
- **VZP** – vzorkovač s pamětí, čili obvod umožňující odebrat z analogového vstupního signálu vzorky v okamžicích definovaných vzorkovacími impulsy. Tyto vzorky mohou nabývat libovolných hodnot v měřicím rozsahu přístroje a vstupní napětí vzorkovače je obvykle udržováno konstantní a rovné hodnotě vzorku až do odebrání vzorku následujícího;
- **A/DP** – analogově-digitální převodník převede hodnoty vzorků na čísla, resp. vzorky jsou kvantovány a kódovány (vzorky jsou tedy

vyjádřeny konečným počtem číslic, tak že jich je v měřicím rozsahu přístroje konečný počet);

- **BČZ** – blok číslicového zpracování (může být tvořen např. zabudovaným počítačem). Pokud mají být naměřené hodnoty *zpracovány v reálném čase*, musejí se změny v měřeném signálu bezprostředně projevit na zobrazovači přístroje. Zpracování jednoho vzorku pak musí proběhnout před příchodem následujícího vzorku. Pokud musí dojít ke zpracování většího bloku dat pak se v bloku číslicového zpracování nejčastěji používají specializované rychlé procesory často označované **DSP** *digital signal processor*, nebo jednoúčelové zákaznické obvody (*application specific integrated circuit*).

Za BČZ může být umístěn číslicový displej nebo monitor počítače (**ČZJ** – číslicová zobrazovací jednotka)

Vzorkování signálu a vzorkovače

Z měřeného signálu se pomocí vzorkovačů odebírají v pravidelných intervalech T_s (*sampling*, vzorkování) vzorky signálu, čili vzorky signálu v okamžicích $n \cdot T_s$, kde n je celé kladné číslo. Tyto hodnoty se následně převedou na čísla, uloží do paměti a jsou určeny k číselnému zpracování nebo zobrazení. Původní analogový signál z nich můžeme získat („rekonstruovat“) byl-li při vzorkování splněn *vzorkovací teorém*. Je-li vzorkován frekvenčně omezený signál s horní mezní frekvencí f_M v ekvidistantních okamžicích s periodou $T_s = 1/f_s$, pak můžeme původní signál získat zpět beze ztráty informace, jeli jeho nejvyšší frekvence menší nebo rovna $f_s/2$.


Protože v praxi měřené signály nejsou frekvenčně omezené, používá se na vstupu dolní propust, která zaručí splnění vzorkovacího teorému (blok AAF). Frekvenční spektrum vzorkovaného signálu se totiž periodicky opakuje s frekvencí f_s . Při nesplnění teorému se opakující se části překryjí. Původní spektrum se v intervalu 0 až $f_s/2$ zdeformuje

Vzorkování signálu a vzorkovače

a není možné z něho získat původní signál. Tato chyba se označuje termínem „*aliasing*“. Z tohoto termínu je tedy odvozen název „*antialiasingový* filtr“.

Odebírání vzorků se provádí v obvodu nazývaném *vzorkovač* resp. *vzorkovač s pamětí* (*sample and hold, S/H*). Signál na výstupu vzorkovače (posloupnost vzorků) je signálem diskretním v čase. Ideální vzorkovač pracuje buď v režimu „*sledování*“ nebo v režimu „*pamatování*“. Pokud je tento obvod používán převážně v režimu sledování, nazývá se sledovač s pamětí *track-and-hold*.

V praxi je řídicí napětí u_R nejčastěji tvořeno periodickou posloupností krátkých obdélníkových impulsů s amplitudou rovnou u_R (tzv. *ekvidistanční sekvenční vzorkování*). Napětí $u_2(t)$ je pak tzv. schodová funkce se stejně dlouhými „*schody*“.




Vzorkování signálu a vzorkovače

Skutečný vzorkovač pracuje s určitými chybami. Nejjednodušší vzorkovač s pamětí, může být tvořen kondenzátorem, který je nabíjen přes rezistor ze zdroje napětí a je zatížen


paralelním rezistorem. Pomalejšímu samovolnému vybíjení kondenzátoru lze zabránit např. zapojením napěťového sledovače.

K sejmutí vzorku s povolenou chybou ΔU_s je potřebná určitá doba tzv. *upínací doba* t_u (*acquisition time*), obvykle v μs . V době pamatování není výstupní napětí přesně konstantní, ale pozvolna klesá v důsledku samovybíjení pamatovacího kondenzátoru. Rychlost této změny ($\Delta U_p/\Delta t_p$ *droop*) se vyjadřuje v $\mu\text{V}/\mu\text{s}$. Naopak při skokové změně vstupního napětí se výstupní napětí mění omezenou rychlostí charakterizovanou *rychlostí přeběhu* (*slew time*). V důsledku chyby nuly a chyby zesílení reálného vzorkovače nejsou vstupní a výstupní napětí vzorkovače totožná ani po



Vzorkování signálu a vzorkovače

uplynutí upínací doby v intervalu „vzorkování“ (sledování) t_s . Toto se vyjadřuje chybami vzorkovače v % („chyba sledování“). Po přechodu řídicího signálu z úrovně „sledování“ do úrovně „pamatování“ dojde k vlastnímu rozpojení spínače **S** (viz předchozí slide) s určitým zpožděním („rozpínací doba“, *aperture time*), které navíc kolísá a tím působí časovou nejistotu vzorkování (*timing jitter*).



Analogově-digitální převodníky


Analogově-digitální převodník (A/DP) (*analog-to-digital converter*) je obvod převádějící hodnotu napětí na svém vstupu na odpovídající číslo, vyjádření nejčastěji ve dvojkové číselné soustavě. Podle způsobu převodu se A/D převodníky dělí na A/DP integrační a A/DP neintegrační. *Integrační* A/DP převádějí na číslo průměrnou hodnotu měřeného napětí za určitý časový interval. Jejich **výhodou** je schopnost velkého potlačení sériového rušení. *Neintegrační* A/DP převádějí na číslo okamžitou hodnotu vstupního napětí v určitém okamžiku doby převodu. Potřebují, aby převáděné napětí bylo během převodu prakticky konstantní, jinak může být převod zatížen značnou chybou.

Každý analogově-digitální převodník obsahuje zdroj referenčního stejnosměrného napětí U_r a dvojkové číslo B (výsledek převodu) na jeho výstupu lze (pro n -bitový A/DP zpracovávající napětí jedné polarit) vyjádřit výrazem $B = \text{round}((U_1/U_r)2^n)$, kde „round“ představuje fci zaokrouhlení, U_1 je vstupní napětí v rozsahu 0 až $U_{1\max}$.

Analogově-digitální převodníky

Výstupní kód z analogově-digitálního převodníku může nabývat pouze konečného počtu hodnot, odpovídajících ve většině případů rovnoměrně rozloženým úrovním přes celé pásmo vstupního napětí A/D převodníku (od 0 do $U_{1\max}$ u tzv. *unipolárního A/DP* nebo od $-U_{1\max}$ do $U_{1\max}$ u *bipolárního A/DP*). Vzdálenost sousedních napěťových úrovní q je tzv. *kvantovací krok A/DP*, odpovídající *nejméně významnému (LSB – least significant bit) A/D převodníku*. Převodní charakteristika převodníku je tedy schodová funkce.

Skutečné A/D převodníky mají tzv. *statické chyby*, které způsobují odchylnost průběhu jejich převodní charakteristiky od ideální. Základní statické chyby A/D převodníků jsou chyba zesílení, chyba nuly a chyba linearity.





Analogově-digitální převodníky

Kvantovací chyba číslicových voltmetrů odpovídá jedničce na posledním místě číslicového vyjádření. Kromě statických chyb, které se projevují při převodech stejnosměrných a pomalu se měnících napětí na číslo, se při převodech rychle proměnných napětí (např. sinusových s frekvencemi alespoň kHz) se projeví u A/D převodníků další chyby, tzv. *dynamické chyby*. Projevem těchto chyb je klesající rozlišitelnost A/D převodníků s rostoucí frekvencí, charakterizovaná počtem tzv. *efektivních bitů*. Např. 8-bitový A/D převodník s postupnou aproximací může mít při frekvenci vstupního signálu 10 MHz pouze 6 efektivních bitů. Dynamické chyby jsou důležité při užití A/D převodníku na vstupech digitálních osciloskopů, spektrálních analyzátorů a analyzátorů signálů.

A/D převodníky s postupnou aproximací

Tento A/D převodník (*successive approximation A/D converter*) je nejdůležitějším typem *kompensačních A/D převodníků*. Kompenzační A/D převodníky jsou v podstatě samočinnými kompenzátory napětí. Vstupní napětí U_x se v nich srovnává se zpětnovazebním kompenzačním napětím $U_{D/A}$ na výstupu D/A převodníku, které se mění tak dlouho, dokud není rozdíl mezi oběma napětími menší než rozlišovací schopnost A/D převodníku. Pak je odpovídající číslo na vstupu D/A převodníku výstupem A/D převodníku.

NK – napěťový komparátor
AR – aproximační registr
KO – krystalový oscilátor
NR – nulovací registr




A/D převodníky s postupnou aproximací

A/D převodníky s postupnou aproximací se vyrábějí jako 8 až 16-bitové, a odpovídajícím rozlišením 0,4 % až 0,0018 %. Jejich doba převodu je zhruba 10 μ s. Používají se zejména v *rychlých systémových (vzorkovacích) voltmetrech*, schopných dosáhnout 10 000 měření/s, jako vstupní převodníky pomalejších *číslicových osciloskopů a číslicových pamětí dynamických dějů (transient recorder)* a zejména jako součást *zásuvných modulů do PC*. Vyžadují konstantní vstupní napětí během doby převodu T_p (jinak může dojít ke značným chybám), proto se na jejich vstup umísťuje *vzorkovač s pamětí*. Tyto A/D převodníky nejsou odolné proti sériovému rušení.

A/D převodníky s dvoutaktní integrací

Tento A/D převodník (*dual-slope integration A/D converter*) je základním typem *integračního A/D převodníku*. Jeho výstup je roven **průměrné** hodnotě vstupního napětí U_x za konstantní dobu T_1 . K integračním A/D převodníkům patří také A/D převodník *s mezipřevodem napětí na frekvenci*, u kterých se nejprve měřené napětí převede na periodické napětí s frekvencí úměrnou vstupnímu napětí a tato frekvence se změří čítačem. A/D převodníky *s více taktní integrací* jsou vylepšenými modifikacemi základního A/D převodníku s dvoutaktní integrací a lze jimi realizovat převodníky s vyšším bitovým rozlišením. Výhodou integračních převodníků je jejich odolnost vůči sériovému rušivému napětí síťové frekvence a jejích násobků.

A/D převodníky s dvoutaktní integrací



Před začátkem převodu je integrační kondenzátor C vybit a dekadický čítač DČ vynulován. Vlastní převod probíhá ve dvou taktech. V prvním taktu T_1 , je vstupní napětí U_x připojeno ke vstupu integrátoru I. Délka T_1 je pevná a je určena dobou potřebnou k naplnění čítače DČ impulsy hodinového signálu o frekvenci f_0 z krystalového oscilátoru KO. Po naplnění je čítač samočinně vynulován přičtením následujícího pulsu


A/D převodníky s dvoutaktní integrací

a impuls *přenosu* P_c je vyslán do řídicí logiky ŘL. ŘL změní polohu kontaktu přepínače P_1 a je zahájen takt T_2 . Během tohoto (druhého) taktu je integrováno referenční napětí U_r , jehož polarita je opačná oproti U_x . Absolutní hodnota výstupního napětí integrátoru U_{i2} se začne zmenšovat a jakmile dosáhne nuly, druhý takt končí. Délka intervalu T_2 je změřena čítáním pulsů f_0 v dekadickém čítači DČ a je úměrná průměrné velikosti napětí U_x během intervalu T_1 a nezávisí na časové konstantě RC integrátoru ani na hodinové frekvenci f_0 .

Doby převodu A/D převodníků s dvoutaktní integrací jsou obvykle 100 až 200 ms. Binární A/D převodníky s dvoutaktní integrací jsou vyráběné až jako 18 -bitové (rozlišení 0,0004 %), s BDC kódováním pro 6 desítkových číslic na výstupu. Zlepšení vlastností dvoutaktního převodu lze dosáhnout přidáním dalších taktů převodu (*vícetaktní integrace*).

Paralelní A/D převodníky (komparační)

Paralelní A/D převodníky (*flash A/D converters*) jsou nejrychlejšími A/D převodníky. Celý převod proběhne v jediném taktu. V n -bitovém A/D převodníku je vstupní napětí porovnáno současně s $2^n - 1$ úrovněmi referenčního napětí, odvozenými pomocí rezistorového napěťového děliče z napětí referenčního zdroje U_r .




Paralelní A/D převodníky (komparační)

Úbytky napětí na rezistorech s hodnotou odporu R odpovídají váze nejméně významného bitu (LSB), úbytky napětí na dvou krajních rezistorech $R/2$ odpovídají $LSB/2$. *Prioritní dekodér* PD je kombinační logický obvod převádějící na binární kód pořadové číslo nejvyššího napěťového komparátoru NK, který změnil polaritu svého výstupního napětí na log. 1 po připojení U_x na vstup A/D převodníku.

Doba převodu paralelního A/D převodníku je určena spínacími dobami komparátorů a hradel a je dnes od 0,5 ns do 100 ns. Tyto převodníky se vyrábějí nejčastěji jako 6, 8 a 10-bitové. Vyššího rozlišení za cenu určitého snížení rychlosti převodu se dosáhne pomocí vícestupňového (nejčastěji dvoustupňového převodu).

Paralelní A/D převodníky (komparační)



Dvoustupňový paralelní 12-bitový převodník je složen ze vzorkovače s pamětí (S/H), dvou paralelních 6-bitových A/D převodníků, 6-bitového čítače D/A převodníku a číslicové sčítačky. Vstupní signál je navzorkován a převeden zpět pomocí D/A převodníku. Výstupní napětí D/A převodníku je odečteno od výstupu S/H a rozdíl zesílen koeficientem $2^6 = 64$ a je převeden na číslo druhým paralelním 6-bitovým A/D převodníkem. Pomocí sčítačky se sečtou obě 6-bitová čísla a získá se 12-bitový výsledek. Takto lze dosáhnout doby převodu 100 ns.

Paralelní A/D převodníky (komparační)

Nevýhodou paralelních A/D převodníků je vysoký počet napěťových komparátorů (např. u 8-bitového převodníku to je $2^n - 1$ čili 255 komparátorů). Počet komparátorů je podstatně nižší u vícestupňových převodníků (12-bitový dvoustupňový A/D převodník potřebuje pouze 126 komparátorů).

Paralelní A/D převodníky jsou používány v číslicových osciloskopech a číslicových pamětech dynamických dějů a umožňují využít vzorkovacích frekvencí řádu jednotek GHz. Vzhledem k jejich extrémně vysokým rychlostem nevyžadují na svém vstupu vzorkovač s pamětí.


Sigma-delta A/D převodníky

Tyto převodníky umožňují dosáhnout velmi vysoké linearity a odpovídajícího rozlišení (až 24 bitů). Jsou určeny zejména pro zpracování pomalejších signálů v pásmu desítek Hz až desítek kHz. Je možné je použít i v přesných číslicových voltmetrech. Vynikajícího rozlišení Σ - Δ A/D převodníků je dosaženo blokovým schématem s tzv. sigma-delta modulátorem a číslicového filtru ČF.


Sigma-delta modulátor provádí rychlé vzorkování signálu (oversampling); vstupní signál je vzorkován s frekvencí f_s K -krát přesahující frekvenci požadovanou vzorkovacím teorémem. K je tzv. koeficient převzorkování, $K \gg 1$.

Sigma-delta A/D převodníky

Σ - Δ modulátor se skládá z analogového filtru s frekvenčním přenosem $\mathbf{H}(f)$ (v nejjednodušším případě se jedná o integrátor), napěťového komparátoru NK, D-klopného obvodu DKO překlápěného hodinovým signálem $u_H(t)$ o frekvenci f_S a záporné zpětné vazby, ve které je pouze přepínač („jednobitový A/D převodník“). Dvuhodnotový signál ze zpětnovazební větve $\pm U_R$ se odečítá od vstupního signálu a rozdíl je filtrován integrátorem INT.



Sigma-delta A/D převodníky



$$U_1 = 0$$

$$U_1 = -0,5 U_R$$

Číslicový filtr má charakter dolní propusti; průměruje výstupní sériovou posloupnost bitů z modulátoru a současně provádí tzv. *decimaci vzorkovaného signálu*, čili vybírá z výstupního signálu pouze každý K -tý vzorek. Frekvence jeho výstupního signálu je tedy f_s/K a ta musí vyhovovat vzorkovacímu teorému aplikovanému na vstupní signál převodníku.

Sigma-delta A/D převodníky

V Σ - Δ A/D převodníku se převádí na číslo průměrná hodnota signálu za určit časový interval. Tento interval je možno měnit nastavením mezní frekvence číslicového filtru a není tedy natolik pevně určen jako u obvyklých A/D převodníku s dvojí integrací.

Činitel převzorkování K vyráběných A/D převodníků bývá v řádech 10 až 10^3 . A/D převodníky také často obsahují kalibrační obvody, které samočinně kompenzují změny nuly a zesílení (způsobené nejčastěji změnami teploty).

Σ - Δ A/D převodníky představují alternativu kvalitních integračních převodníků pro měření stejnosměrného napětí.

Výhody: levné, malé, mohou potlačit sériové rušení;


Nevýhody: použití maximálně pouze pro pásmo audio frekvencí, velké zpoždění (reakce na změnu vstupního signálu).

Rekonstrukce signálu, D/A převodníky

Ideální rekonstrukci umožňuje ideální filtr typu dolní propust, zpracovává-li nekonečně dlouhou vstupní posloupnost. Jestliže se mezní frekvence tohoto filtru rovná polovině vzorkovací frekvence a byl-li při vzorkování dodržen vzorkovací teorém, získáme původní signál bez chyby. V praxi tyto podmínky nelze splnit a rekonstrukce se nejčastěji provádí pomocí D/A převodníku, na jehož výstupu je schodovité napětí (úroveň odpovídající vstupnímu číslu je konstantní až do příchodu dalšího čísla na vstup), jež je filtrováno rekonstrukčním filtrem typu dolní propust, který odstraní vysokofrekvenční složky výstupního signálu D/A převodníku a tím průběh vyhladí. D/A převodníky převádějí číslo D (obvykle ve dvojkové soustavě) na odpovídající hodnotu analogového napětí.

D/A p. užívající binární rezistorovou váhovou síť

V tomto D/A převodníku se pomocí sčítacího zesilovače sčítá množina binárně vážených proudů, získaných připojením množiny binárně vázaných odporů k referenčnímu napětí U_R . Elektrické přepínače připojují tyto proudy buď do sčítacího bodu zesilovače, nebo na zem.




D/A p. užívající binární rezistorovou váhovou síť

Pro získání N -bitového převodníku potřebujeme rezistory s hodnotami odporů v pásmu 1 až 2^N . Pro dvanáctibitový převodník je toto pásmo 1:4096. Takové rozpětí je nevhodné pro realizaci jako integrovaný obvod nebo pomocí tlustovrstvé technologie; diskrétní rezistory jsou zde drahé kvůli požadované přesnosti (rezistor MSB musí být vyroben s chybou menší než $(1/2)$ LSB; Pro 12-bitový D/A převodník tedy s chybou pod 0,0125 %).

Jsou-li použity přepínače (jako na předchozím slidu), je vstupní odpor převodníku pro U_R konstantní (nezávislý na D) a na spínačích je malé napětí (nenulové pouze během přepínání), tak že rychlost převodníku není limitována parazitními kapacitami spínačů.

D/A p. užívající rezistorovou žebříčkovou síť R-2R

Binárně váhované proudy sčítané v D/A převodníku mohou být získány také pomocí stejných odporů připojených na binárně váhovaná referenční napětí. Tohoto principu se využívá D/A převodník s rezistorovou žebříčkovou sítí R-2R. Referenční napětí je vyděleno na hodnoty uvedené v uzlech sítě, protože obvod se jeví jako dělič R-R napravo od každého horního uzlu sítě (s vyznačenými hodnotami napětí). Zatěžovací odpor pro zdroj U_R je konstantní (a rovný R). Počet bitů D/A převodníku lze zvýšit přidáním dalších stupňů R-2R.




D/A p. užívající rezistorovou žebříčkovou síť R-2R

D/A převodník pro převod binárně kódovaných dekadických čísel D (BCD kód) lze získat použitím čtveřic R-2R oddělených takovými rezistory, abychom získali děliče 1:10 mezi sousedními čtveřicemi.

Doba převodu popsaných D/A převodníků používajících rezistorovou žebříčkovitou síť R-2R závisí na spínacích dobách použitých spínačů, na časové konstantě rezistorové sítě a na rychlosti odezvy operačního zesilovače. Pomocí CMOS spínačů lze dosáhnout doby převodu okolo 500 ns.

D/A p. s přepínatelnými proudovými zdroji


Vstupní napětí U_0 tohoto typu D/A převodníku nezávisí na úbytcích napětí na sepnutých spínačích, protože vstupní veličinou D/A převodníku je proud I_0 , získaný sečtením několika proudových zdrojů. Proudové zdroje vyrábějící binárně odstupňované proudy lze realizovat např. pomocí bipolárních tranzistorů s odstupňovanými plochami p-n přechodů diod B-E jednotlivých tranzistorů. Proudů lze snadno sečítat na výstupu rezistoru R , takže rychlost převodu není omezoována rychlostí odezvy operačního zesilovače. Použitím bipolární technologie je možné dosáhnout doby převodu okolo 100 ns (8-bitový D/A převodník).



Přesné D/A p. s šířkovou modulací

Tyto převodníky využívají měření střední hodnoty pulsního průběhu. Činitel plnění posloupnosti pravoúhlých pulsů s konstantní amplitudou je úměrný vstupnímu číslu X . Analogové výstupní napětí je stejnosměrná složka této posloupnosti pulsů, získaná na výstupu filtru (dolní propusti). Principiální blokové schéma obsahuje ZRN – zdroj referenčního napětí, KO – krystalový oscilátor, SO – spínací obvody, DP – dolní propust a ŘO – řídicí obvod.

Převodníky tohoto typu se používají ve stejnosměrných napěťových kalibrátorech (resp. velmi přesných číslicově řízených zdrojích stejnosměrného napětí).



Literatura

- [1] HAASZ, V., ROZTOČIL, J., NOVÁK, J., *Číslicové měřicí systémy*. ČVUT, Praha 2000, ISBN 80-01-02219-6.
- [2] HAASZ, V. SEDLÁČEK, M., *Elektrická měření, Přístroje a metody*. ČVUT, Praha 2005, ISBN 80-01-02731-7.

Úkol za extra 1 bod navíc (100+1):

V laboratorních cvičeních budete používat osciloskop Agilent 54621A. Zjistěte kolika-bitový je v tomto osciloskopu použit A/D převodník?

Své odpovědi zašlete spolu s uvedeným zdrojem informace (nejlépe [www odkaz](#)) na níže uvedený email do **pá 22. 2. 2008 do 12:00**. První email, který může být vyhodnocován musí být zaslán nejdříve v **út 19. 2. 2008 20:00**. Hodnoceno bude prvních **8 emailů!!!!**

Pokud bude informace uvedena např. v pdf souboru, připojte ještě **číslo strany**, kde jste informaci našli.



drino@feec.vutbr.cz